超低抖动时钟实现 10G 以太网性能

PDF

客户需求

  • 严格的抖动要求和多个时钟域及频率

结果

  • 优化后的系统性能与关键抖动规格相比有 80% 的余量

Silicon Labs 时钟发生器将更多功能整合到更小空间内

 

情况:

一家市场领先的企业交换机制造商需要在企业交换机设计上从 GbE 迁移到 10GbE。

 

解决方案:

由于 10GbE 的抖动要求比 GbE 更为严格,于是客户在超低抖动的 Si5341 时钟发生器中进行设计。 这台设备可以提供所有的 PHY、交换机和 CPU 时钟,从而在简化设计的同时提供与系统级抖动规格相比有 80% 的余量。

 

优势:

Silicon Labs 的专利技术可以使单个时钟发生器合成时钟的任何组合,从而构成适用于大多数应用的单芯片时钟树。 行业领先的 100 fs RMS 的抖动性能可帮助确保首次通过设计的成功,并尽可能减少高速数据通信系统中的错误率。

定时基础知识:

  • 时钟树:设备的组合,包括在系统中生成、分发和合成时钟信号的时钟发生器、振荡器和缓冲器
  • 抖动:时钟信号与其理想值之间的时序偏差
  • 抖动余量(也称作抖动预算):抖动余量是指实际系统抖动与仍然可以支持特定数据速率的可允许抖动之间的差量。
关闭
正在加载结果
Powered by Translations.com GlobalLink OneLink Software