数据中心

服务器

我们的高度集成、低抖动可编程时钟发生器和缓冲器产品组合非常适合所有类型的数据中心服务器体系结构

简介

高性能计算需要高性能时钟

服务器是每个数据中心的主力,负责数据处理和运行基于云的应用程序。为了扩展处理基础架构以满足不断增长的工作负载需求,超大规模运营商正在快速采用 PCI-Express Gen4 和 Gen5,增加 PCI-Express 端口数量,以支持工作负载加速器和 SSD,并利用不同处理器平台体系结构的组合。我们提供大量高度集成、低抖动可编程时钟发生器和固定功能 PCIe Gen1/2/3/4/5 时钟发生器缓冲器产品组合,非常适合所有类型的服务器体系结构,无论 CPU 供应商平台为何。

设计注意事项

许多体系结构,对数据中心服务器有类似的时序要求

多年来,服务器平台开发的趋势一直是将时钟脉冲振荡集成到更大的芯片组中,以实现成本优势。然而,数据速率和带宽的显著提高以及向同步架构迁移正在逆转这一趋势并将时钟功能分离出来,这导致架构性能优势比可能的费用节省要更为重要。Silicon Labs 与市场上的所有服务器平台供应商都保持着密切的合作关系,充分了解每家供应商的时钟树,并可提供满足各自时序要求的广泛时序产品组合。在梳理时钟树和选择理想的时钟发生器解决方案时,我们建议您考虑以下方面:

平台要求: 服务器市场的时序要求通常已由一小部分 CPU 供应商在平台参考设计中进行概述。随着数据中心工作负载的变化,超大规模运营商正在从更广泛的供应商迁移到更加定制化的平台解决方案,有时会选择自己内部开发。遵循平台参考设计中提供的推荐指南仍然是标准做法,但是我们鼓励服务器设计人员超越参考设计中使用的时序解决方案,利用我们最新一代时钟发生器的特性和性能来增强您的系统设计,从而创造优势。

PCIe 时序: PCI-Express 是贯穿服务器设计的主要数据总线。无论使用何种 PCIe 架构,所有 PCIe 端点都需要使用一个低抖动差分参考时钟,且该参考时钟满足 PCI-SIG 设定的标准。如今,服务器平台大多采用 Gen4 标准,并计划在不久的将来快速迁移到 Gen5。我们提供独立的 PCIe Gen1/2/3/4/5 时钟发生器产品组合,可提供业界领先的相位抖动性能,为整体系统抖动容许量提供了大量额外的保护频带。Silicon Labs 是 PCI-SIG 工作组的重要成员,可帮助定义 PCIe 参考时钟要求,已成为提供新一代 PCIe Gen4/5 时序产品的市场前沿品牌。我们的 Si522xx PCIe 时钟Si532xx PCIe 缓冲器具有高度集成的 HCSL 输出驱动器,可匹配 85ohm 或 100ohm 传输线路,而无需任何外部端接,从而可尽可能降低 PCB 面积和成本。正确测量 PCIe 参考时钟上的抖动并不容易,因此为简化流程并消除混淆,我们开发了 PCIe 时钟抖动工具。请访问我们的 PCIe 学习中心,免费下载此工具并了解 PCIe 时序。

性能: 许多平台要求混合使用 PCIe 和其他具有严格抖动性能要求的高速差分时钟。我们的 Si5332 任意频率可编程时钟发生器能够合成多达 12 个时钟输出,包括 PCIe Gen1/2/3/4/5 时钟以及系统设计所需的其他频率(性能水平低于 300fs RMS)。Silicon Labs 的时钟发生器根据 RMS 相位抖动性能水平进行分类,便于您选择符合特定要求的合适器件。

频率灵活性: 服务器设计通常需要不同频率的组合(在不同输出电压下具有不同输出格式级别)。Silicon Labs 获得专利的 MultiSynth 输出分频技术在高达 12 输出的整数和分数相关输出频率上均可提供 0 ppm 合成错误,同时保持业界出众的抖动性能。我们的 Si5332 可编程时钟发生器 旨在满足现代服务器设计的需求。

功能集和集成:Silicon Labs 的时钟发生器配备了许多可简化设计的增值功能,例如用于在 PCIe 时钟上降低 EMI 的双扩频环路、频率选择功能、可配置输出使能控制、多配置文件选择,以及集成晶体参考源。我们知道抖动性能至关重要,因此我们的时钟发生器在所有的电源引脚上都纳入了片上 LDO,从而实现处于业界前列的 PSNR 性能。通过抑制外部电源和片上板级噪声,大幅减少了电源滤波所需的外部组件数量,从而降低了电路板空间和成本,并确保了输出时钟抖动性能符合数据表规格限值。

定制:我们的 ClockBuilder Pro 软件工具可指导您轻松、逐步地生成针对您的时钟树要求的配置文件。配置文件完成后,ClockBuilder Pro 可针对您的设计专门分配一个定制部件号,提供相关数据表附录,并允许您将其保存以备后用。

供应情况: 在短时间内采购足够的组件满足原型或生产构建并非易事。我们采用以解决方案为导向的方法开发灵活、可编程的芯片,此类芯片可通过 ClockBuilder Pro 轻松配置,从而在制造流程中实现无缝集成,以在 2 周内为您提供预编程样品,并在短短 4 周内完成生产。我们的现场编程器还能够即刻对空白设备进行编程,或使用 I2C 重新配置设备。

方框图
查找合适的产品


资源

ClockBuilder Pro 软件

PCIe 时钟抖动工具

PCIe Gen4 抖动要求

实现准确的 PCIe 第 4.0 代时钟抖动测量

在 PCIe 背板上驱动长线以简化评估

数据中心趋势推动下一波时序领域的创新

IEEE 1588 标准

为 XO/VCXO SerDes 选择 56G/112G 时钟参考时的设计考量

适用于非电信应用的 IEEE 1588 计时解决方案

以Silicon Labs的时钟工具做为构建时钟树的理想选择

介绍 PCIe Gen 4/5/6 规格并讲解抖动测量

揭秘 56G/112G Serdes 时钟抖动和抖动要求

借助 PCIe 时钟抖动工具快速、轻松进行测量

简介
设计注意事项
方块图
查找合适的产品
资源
关闭
正在加载结果
关闭
Powered by Translations.com GlobalLink OneLink Software