数据中心

闪存阵列存储

闪存阵列存储时序解决方案

简介

PCIe Gen4/5 闪存阵列存储时序解决方案

数据中心存储容量随着工作负载需求的增加而不断扩展。 与传统的旋转磁盘系统相比,闪存阵列存储设备在效率和可扩展性方面具有优势,特别是对于视频和人工智能数据密集型工作负载而言更是如此,且该类设备正在超大规模和企业级数据中心内不断激增。 从 SAS/SATA 协议迁移到 PCIe/NVMe 可带来显著益处,且在整个系统设计中需要采用精度更高、抖动更低的参考时钟。

设计注意事项

针对您的闪存阵列存储设计优化您的时序解决方案

选择时序解决方案首先要梳理所有参考时钟、性能水平以及设计中所需的相关时序功能(常称为时钟树)。 闪存阵列存储系统通常包括 PCIe/NVME SSD 阵列、存储控制器子系统以及直接与 ToR 交换机或机架内其他硬件连接的网络交换机。 整个系统中的每个 PCB 都有独特的时序要求,我们建议在概述各时钟树以及选择要实施的理想时序解决方案时考虑以下几点:

性能:RMS 相位抖动是制订时钟树时要审查的格外重要的参数。As data rate and bandwidth levels increase, the RMS phase jitter requirements on reference clocks get twice as rigorous, oftentimes cutting system jitter budgets in half. 闪存阵列存储设备结合了 PCIe Gen4/5 数据总线、高速以太网连接以及具有 56G/112G SerDes 的 FPGA/SoC/ASIC,它们都有独特的低抖动参考时钟时序要求。We recommend summarizing your clock tree in order of importance, listing the clocks with the most stringent RMS phase jitter requirements at the top. Silicon Labs’ clock generators are classified by RMS phase jitter performance level, making it easy to select the right device matching your specific requirements.

PCIe 时序基础知识: PCIe 数据总线通过使用需要低抖动差分参考时钟的高速 SerDes 技术,可提供相较基于 SAS/SATA 的传统存储体系结构更大的带宽优势。 Silicon Labs 是 PCI-SIG 工作组的重要成员,可帮助定义 PCIe 参考时钟要求,已成为提供新一代 PCIe Gen3/4/5 时序产品的市场前沿品牌。 我们的产品具有高度集成的 HCSL 输出驱动器,可很大程度地减少外部组件数量,且 RMS 相位抖动性符合最新的 Gen4 和 Gen5 规格并有富足余裕。 正确测量 PCIe 参考时钟上的抖动并不容易,因此为简化流程并消除混淆,我们开发了 PCIe 时钟抖动工具。 请访问我们的 PCIe 学习中心,免费下载此工具并了解 PCIe 时序。

频率灵活性: 闪存阵列存储控制器和配电盘设计通常需要使用整数和分数时钟频率的组合,在不同的输出电压具有不同的输出格式级别。Silicon Labs 获得专利的 MultiSynth 输出分频技术用于我们的可编程时钟发生器产品组合,可对不同频率的高达 12 输出提供 0ppm 的合成误差,同时保持位列行业前沿的抖动性能。详细了解适用于闪存阵列存储卡设计的 Si5332 以及适用于交换机卡设计的 Si5391

功能集和集成: Silicon Labs 的时钟发生器配备了许多可简化时钟树设计的增值功能,例如用于在 PCIe 时钟上降低 EMI 的扩频功能、频率选择功能、输出使能控制、多配置文件选择,以及集成晶体参考源。我们知道抖动性能至关重要,因此我们的时钟发生器在所有的电源引脚上都纳入了片上 LDO,从而实现处于业界前列的 PSNR 性能。通过片上实现抑制外部电源和板级噪声极大减少了电源滤波所需的外部组件数量,从而降低了电路板空间和成本,并确保了输出时钟抖动性能符合数据表规格限值。

定制:我们的 ClockBuilder Pro 软件工具可指导您针对自己的时钟树要求轻松、逐步地生成特定的配置文件。配置文件完成后,ClockBuilder Pro 可针对您的设计专门分配一个定制部件号,提供相关数据表附录,并允许您将其保存以备后用。定制部件编号可立即用于样品或生产订单,并通过开发的相关配置文件进行预编程。

Availability: Sourcing components on short notice to meet prototype or production builds can be challenging. Our solutions-oriented approach to developing flexible, programmable silicon that can be easily configured using ClockBuilder Pro allows for seamless integration within our manufacturing flow to support pre-programmed samples in less than 2 weeks, and production quantities in as little as 4 weeks. Our field programmer also provides the capability to program blank devices on a moment’s notice, or re-configure a device using I2C.

方框图
查找合适的产品


通用振荡器评估套件

Si5xxUC-EVB 仅通过一块评估板就能评估 Silicon Labs 的任何 XO 或 VCXO

了解更多

Si5332 8 输出外部晶体时钟发生器评估套件

Si5332-8EX-EVB 可实现轻松从 ClockBuilder Pro 设备配置转移至手动性能评估。

了解更多

Si5341 时钟发生器评估套件

Si534x-D-EVB 可实现轻松从 ClockBuilder Pro 设备配置转移至手动性能评估。

了解更多

Si5391A 时钟发生器评估套件

Si5391A-A-EVB 可实现轻松从 ClockBuilder Pro 设备配置转移至手动性能评估。

了解更多

Si52204 4 输出端 PCIe Gen 1/2/3/4/5 时钟发生器评估套件

该 Si52204-EVB 评估板让用户能够测量 PCIe Gen1/2/3/4/5 和 SRIS 的抖动性能、功耗和信号完整性。

了解更多
资源

ClockBuilder Pro 软件

振荡器相位噪声查找工具

PCIe 时钟抖动工具

简介
设计注意事项
方块图
查找合适的产品
资源
关闭
正在加载结果
Powered by Translations.com GlobalLink OneLink Software