数据中心

加速器卡

用于加速器卡的频率灵活、低抖动时钟发生器

简介

用于各种加速器卡设计的定制时钟发生器

加速器卡已针对处理特定应用工作负载进行了优化,增强了服务器的处理能力。通过在服务器主板或背板使用标准 PCI-Express (PCIe) 连接器,加速器卡可利用 GPU、FPGA 或专门的 ASIC,这需要为 PCIe Gen3/4/5 或 NVLink 数据总线、28G/56G SerDes 以及通用系统功能使用一系列低抖动参考时钟。 我们广泛的可编程时钟发生器解决方案组合可以轻松定制,以便将加速器卡设计中所需的所有参考时钟合并到单一 IC 解决方案中,从而减少组件数量、PCB 面积和整体系统成本。

设计注意事项

为加速器卡设计确定合适的时钟发生器 

要为加速器卡选择合适的时钟发生器,首先要梳理设计所需的所有参考时钟、性能水平以及相关时序功能(常称为时钟树)。 每个加速器卡都有自己独特的时钟树,但几乎所有的加速器卡都可以使用 Silicon Labs 的可编程时钟发生器解决方案来实现。 在梳理时钟树和选择理想的时钟发生器解决方案时,我们建议您考虑以下方面:

性能:RMS 相位抖动是选择时钟发生器之前要审查的格外重要的参数。 随着数据速率和带宽水平的提高,参考时钟的 RMS 相位抖动要求提高了一倍,通常会将系统抖动容许量减半。 加速器卡使用 PCIe Gen4/5 数据总线以及 56G/112G SerDes 的 FPGA/SoC/ASIC 都需要具有 <500fs RMS 相位抖动的参考时钟。 我们建议您按照重要性对时钟树进行总结,将 RMS 相位抖动要求最严格的时钟列在顶部。 Silicon Labs 的时钟发生器根据 RMS 相位抖动性能水平进行分类,便于您选择符合特定要求的合适器件。

频率灵活性: 加速器卡设计通常需要不同频率的组合(在不同输出电压下具有不同输出格式级别)。Silicon Labs 获得专利的 MultiSynth 输出分频技术可在高达 12 输出的整数和分数相关输出频率上提供 0ppm 合成误差,同时保持处于业界前列的抖动性能。可将每项输出分别设置为特定的输出格式等级、特定的频率和输出电压等级。每个输出的频率不需要相互关联。

功能集和集成:Silicon Labs 的时钟发生器配备了许多可简化加速器卡设计的功能,例如用于在 PCIe 时钟上降低 EMI 的扩频功能、频率选择功能、输出使能控制、多配置文件选择,以及集成晶体参考源。 我们知道抖动性能非常重要,因此我们的时钟发生器在所有的电源引脚上都纳入了片上 LDO,从而实现处于业界前列的 PSNR 性能。 通过片上实现抑制外部电源和板级噪声极大减少了电源滤波所需的外部组件数量,从而降低了电路板空间和成本,并确保了输出时钟抖动性能符合数据表规格限值。

定制:我们的 ClockBuilder Pro 软件工具可指导您针对自己的时钟树要求轻松、逐步地生成特定的配置文件。 配置文件完成后,ClockBuilder Pro 可针对您的设计专门分配一个定制部件号,提供相关数据表附录,并允许您将其保存以备后用。

供应情况: 在短时间内采购足够的组件满足原型或生产构建并非易事。 我们采用以解决方案为导向的方法开发灵活、可编程的芯片,此类芯片可通过 ClockBuilder Pro 轻松配置,从而在制造流程中实现无缝集成,以在 2 周内为您提供预编程样品,并在短短 4 周内完成生产。 我们的现场编程器还能够即刻对空白设备进行编程,或使用 I2C 重新配置设备。

方框图
查找合适的产品


资源

ClockBuilder Pro 软件

PCIe 时钟抖动工具

振荡器相位噪声查找工具

数据中心趋势推动下一波时序领域的创新

以Silicon Labs的时钟工具做为构建时钟树的理想选择

性能优化的时钟解决方案应用于高速FPGA和应用处理器设计

借助 PCIe 时钟抖动工具快速、轻松进行测量

FPGA 参考时钟相位抖动技术参数

简介
设计注意事项
方块图
查找合适的产品
资源
关闭
正在加载结果
关闭
Powered by Translations.com GlobalLink OneLink Software